在IEDM會議上，英特爾分享了它的工藝技術路線圖和它對未來三到四年內將出現的芯片設計的設想。正如預期的那樣，英特爾的下一代制造工藝--英特爾4和英特爾3--有望在2023年和2024年分別用于大批量制造（HVM）。此外，該公司的20A和18A生產節點將在2024年為HVM做好準備，這意味著18A將提前上市，IEEESpectrum發布的一張幻燈片表明。
英特爾4準備就緒，英特爾3將于2023年下半年推出
明年，英特爾將發布代號為MeteorLakeCPU的第14代酷睿，這是其首個采用多芯片（或多瓦）設計的大眾市場客戶處理器，每個芯片組都將使用不同的工藝技術制造。英特爾的MeteorLake產品將包括四塊芯片：使用英特爾4號工藝技術（又稱7納米EUV）制造的計算芯片（CPU內核）、臺積電可能使用其N3或N5節點生產的圖形芯片、SoC芯片和I/O芯片。此外，這些瓦片將使用英特爾的Foveros3D技術進行互連。
MeteorLake的計算瓦片可以說是軟件包中最令人興奮的部分，因為它將在英特爾4（以前稱為7納米）上制造，這是該公司第一個將使用極紫外（EUV）光刻的生產節點。據英特爾稱，這種制造工藝已經準備好進行大規模生產，盡管它將在幾個月后才被部署到MeteorLake的計算芯片的HVM上?？紤]到英特爾在2021年10月對該計算芯片進行了供電，該節點到現在已經準備好進行生產，這并不令人驚訝。有點出乎意料的是，英特爾沒有確認這種工藝技術是用來制造PonteVecchio的Xe-HPC計算GPU瓦片的，正如兩年前種植的那樣。
英特爾將在臺積電近四年后開始使用EUV，臺積電在2019年第二季度開始在其N7+節點上生產芯片。英特爾需要確保其4納米級節點的性能達到預期，并提供良好的產量，因為這將是該公司相當不幸的10納米工藝系列之后的第一個節點，該工藝在其生命周期的早期沒有達到預期的性能，其成本高于該公司幾年前的期望。
由于英特爾必須追趕其競爭對手三星晶圓廠和臺積電，其英特爾4工藝技術將在2023年~2024年加入其英特爾3制造節點（3納米級）。根據英特爾分享的數據，這種工藝將在2023年下半年具備制造條件。它將用于制造英特爾代號為GraniteRapids和SierraForest的處理器，這是該公司備受矚目的產品。SierraForest預計將成為該公司第一個使用節能內核的數據中心CPU，并將與各種基于Arm的高內核產品競爭。
英特爾已經要在Xeon'GraniteRapids'樣品上下功夫了，所以看起來CPU的設計已經準備好了，而節點本身也在HVM2024的軌道上。
"'花崗巖急流'的第一步已經出爐，產量不錯，英特爾3號繼續按計劃進展，"英特爾首席執行官PatGelsinger在最近的收益電話會議上說。"EmeraldRapids顯示出良好的進展，正在按計劃完成2023年的任務，GraniteRapids非常健康地在許多配置中運行多個操作系統，加上SierraForest，我們的第一個E-core產品提供世界一流的每瓦特性能，都在2024年穩固地進行。"
英特爾的18A被移到了2024年下半年
追趕臺積電和三星是很重要的，但要恢復其工藝技術的領先地位，英特爾將不得不跨越這兩個對手的步伐。這將在2024年的某個時候發生，屆時該公司將公布其20A（20埃，或2納米）節點，該節點將使用其門控全方位晶體管品牌RibbonFET，以及稱為PowerVia的背面電源傳輸。英特爾預計其20A節點將在2024年上半年做好生產準備；它將用于制造--除其他外--2024年該公司用于客戶端PC的代號為ArrowLake的處理器的小芯片。
英特爾的20A將是業界第一個2納米級節點，它還將廣泛使用EUV來最大限度地提高晶體管密度，提供體面的性能改進，并降低功耗。2024年，它將與臺積電為提高晶體管密度和性能而設計的第三代3納米級（N3S、N3P）工藝技術競爭。這三個節點如何相互疊加，還有待觀察。不過，英特爾為其20A工藝設定了很高的標準，因為它同時引入了兩項重大創新（GAA、BPD）。
然而，20A并不是英特爾計劃在2025年底開始使用的最先進的工藝技術。該公司還在準備其18A（18埃，1.8納米）生產節點，有望為英特爾及其英特爾代工服務客戶進一步提高PPA（性能、功率、面積）優勢。
對于18A，英特爾最初計劃使用具有0.55數值孔徑（NA）光學器件的EUV工具，這將提供8納米的分辨率（低于目前使用的具有0.33NA的EUV工具的13納米）。但ASML生產的高NAEUV設備將在2025年才準備好，而英特爾的目標是其18A在2025年下半年準備生產，領先于其競爭對手。
由于使用當前一代的EUV工具有可能使3nm后的節點達到8nm的分辨率，并采用多圖案技術（盡管這將延長生產周期，并有可能影響產量），英特爾愿意為18A承擔一些額外的風險，并使用ASML的TwinscanNXE:3600D或NXE:3800E來制造這一節點的芯片，因為它認為這將為它帶來無可爭議的市場領先地位。
事實證明，第一批20A和18A的測試芯片已經被錄制出來了。
英特爾公司負責人說："在英特爾20A和英特爾18A這兩個最先受益于RibbonFet和PowerVia的節點上，我們的第一批內部測試芯片和一個主要的潛在代工客戶的測試芯片已經在晶圓廠中運行，"他說。"我們繼續按計劃在2025年前重新獲得晶體管性能和功率性能的領先地位。"
系統技術共同優化
20A和18A的生產節點都將廣泛使用EUV工具（甚至有可能是高NAEUV工具），使得在這些技術上生產的芯片非常昂貴。即使是今天的大型單片式4納米和5納米芯片，其開發、驗證和生產成本也很高，這就是為什么像英特爾的PonteVecchio這樣的多芯片設計越來越受歡迎。在2納米和1.8納米，進一步分解高性能設計將是有意義的。
要做到這一點，英特爾認為將需要一種全新的"由外而內"的設計方法。英特爾設想，幾年后，芯片設計者將能夠把單個芯片的功能分解成一個多芯片的設計，然后使用最優化的技術生產小芯片，以滿足他們的性能、功率和成本目標。英特爾將這種方法稱為系統技術共同優化（STCO）。例如，由于邏輯的擴展性比SRAM好，所以使用不同的節點生產邏輯和緩存（以獲得最佳的成本和性能），然后使用Foveros或EMIB等技術將它們拼接在一起是有意義的。
考慮到這種方法，一個成功的代工廠將必須為不同的芯片和有競爭力的封裝技術提供各種節點。這就是為什么英特爾需要在其競爭對手之前提供最好的邏輯技術（即20A和18A），以確保它在那些即將到來的多芯片設計中做出最有利可圖的部分。
